amd zen 3 міг попрощатися з прощанням ccx, оновлено smt

AMD Zen 3 може запропонувати прощання CCX, оновлено функцію SMT

With its next-generation 'Zen 3' CPU microarchitecture designed for the 7 nm EUV silicon fabrication process, AMD could bid the 'Zen' compute complex or CCX farewell, heralding chiplets with monolithic last-level caches (L3 caches) that are shared across all cores on the chiplet. AMD embraced a quad-core compute complex approach to building multi-core processors with 'Zen.' At the time, the 8-core 'Zeppelin' die featured two CCX with four cores, each. With 'Zen 2,' AMD reduced the CPU chiplet to only containing CPU cores, L3 cache, and an Infinity Fabric interface, talking to an I/O controller die elsewhere on the processor package. This reduces the economic or technical utility in retaining the CCX topology, which limits the amount of L3 cache individual cores can access.

Ці та більш соковиті подробиці про 'Zen 3' були викладені завдяки просоченій (згодом видаленій) технічній презентації компанії CTO Mark Papermaster. Що стосується речей EPYC, проектні зусилля AMD будуть очолювані багаточиповим модулем 'Milan', що містить до 64 ядер, рознесених по восьми 8-ядерних чіплетах. Papermaster розповів про те, як окремі чіплети матимуть 'уніфіковані' 32 Мб кешу останнього рівня, що означає знецінення топології CCX. Він також детально оновлював реалізацію SMT, яка подвоює кількість логічних процесорів на фізичне ядро. Інтерфейс вводу / виводу «Мілан» збереже PCI-Express gen 4.0 та восьмиканальний інтерфейс пам’яті DDR4.

Очікується, що 'Мілан' побачить дебют Q3-2020 з EPYC. Приблизно в той же час AMD видає «Геную», процесор нового покоління компанії, який оголошує всю нову корпоративну розетку, що отримала назву SP5. Нова розетка дає AMD можливість оновлювати та розширювати введення-виведення, такі як збільшення ширини інтерфейсу пам'яті, додавання ще більшої смуги PCIe тощо. Платформа SP5 разом із 'Genoa' змогли побачити світло до 2021-22 років.
Source: Tom's Hardware