Warning: fopen(!logs-errors-php.log): failed to open stream: Permission denied in /var/www/html/!php-gen-lang/v1-core/function_main.php on line 137

Warning: fwrite() expects parameter 1 to be resource, boolean given in /var/www/html/!php-gen-lang/v1-core/function_main.php on line 138

Warning: fclose() expects parameter 1 to be resource, boolean given in /var/www/html/!php-gen-lang/v1-core/function_main.php on line 139
 Intel розкриває взаємозв'язок cxl 'що' і 'чому', його відповідь на nvlink - Інтел

Intel розкриває 'Що' і 'Чому' CXL Interconnect, відповідь на NVLink



CXL, short for Compute Express Link, is an ambitious new interconnect technology for removable high-bandwidth devices, such as GPU-based compute accelerators, in a data-center environment. It is designed to overcome many of the technical limitations of PCI-Express, the least of which is bandwidth. Intel sensed that its upcoming family of scalable compute accelerators under the Xe band need a specialized interconnect, which Intel wants to push as the next industry standard. The development of CXL is also triggered by compute accelerator majors NVIDIA and AMD already having similar interconnects of their own, NVLink and InfinityFabric, respectively. At a dedicated event dubbed 'Interconnect Day 2019,' Intel put out a technical presentation that spelled out the nuts and bolts of CXL.

Intel почала з того, що описала, чому галузі потрібен CXL, і чому PCI-Express (PCIe) не відповідає його використанню. Для пристроїв із клієнтським сегментом PCIe є ідеальним, оскільки на машинах сегмента клієнта немає занадто великої кількості пристроїв, занадто великої пам’яті, а додатки не мають дуже великого сліду пам’яті або масштабу на кількох машинах. PCIe виявляється невдалим у центрі обробки даних при роботі з декількома пристроями, які відчувають голосну пропускну здатність, і великими спільними можливостями пам'яті. Найбільшим його недоліком є ​​ізольований пул пам’яті для кожного пристрою та неефективні механізми доступу. Обмін ресурсами майже неможливий. Обмін операндами та даними між різними пристроями, такими як два прискорювачі графічного процесора, які працюють над проблемою, дуже неефективний. І, нарешті, затримка, це багато. Затримка - це найбільший ворог спільних пулів пам’яті, що охоплюють декілька фізичних машин. CXL призначений для подолання багатьох із цих проблем, не відкидаючи найкращої частини щодо PCIe - простоти та адаптованості її фізичного рівня. CXL використовує фізичний шар PCIe і має необмежену пропускну здатність на папері 32 Гбіт / с на смугу руху за напрямок, що відповідає стандарту PCIe gen 5.0. Пов’язковий шар там, де знаходиться весь секретний соус. Intel працювала над новими протоколами рукостискання, автоматичних переговорів та транзакцій, замінюючи протоколи PCIe, розроблені для подолання перелічених вище недоліків. З PCIe gen 5.0, що вже стандартизовано PCI-SIG, Intel може передавати CXL IP назад до SIG з PCIe gen 6.0. Іншими словами, Intel визнає, що CXL може не переживати PCIe, і поки PCI-SIG не зможе стандартизувати gen 6.0 (приблизно 2021-22, якщо не пізніше), CXL - це потреба години. Рівень транзакцій CXL складається з трьох мультиплексованих підпротоколів, які працюють одночасно на одному посиланні. Це: CXL.io, CXL.cache та CXL.memory. CXL.io займається виявленням пристрою, узгодженням зв’язків, перериваннями, доступом до реєстру тощо. Це, в основному, завдання, які змушують машину працювати з пристроєм. CXL.cache стосується доступу пристрою до пам'яті локального процесора. CXL.memory стосується доступу процесора до нелокальної пам'яті (пам'ять, керована іншим процесором чи іншою машиною).
Intel перерахував випадки використання для CXL, який починається з прискорювачів із пам'яттю, таких як відеокарти, обчислювачі GPU та обчислювальні карти високої щільності. Всі три протоколи рівня транзакцій CXL стосуються таких пристроїв. Далі - FPGA та NIC. Тут актуальні CXL.io та CXL.cache, оскільки мережеві стеки обробляються локальними NIC процесорами. Нарешті, є найважливіші буфери пам'яті. Ви можете уявити ці пристрої як 'NAS, але з паличками DRAM'. Майбутні центри обробки даних будуть складатися з величезних пулів пам’яті, які поділяються між тисячами фізичних машин та прискорювачів. CXL.memory та CXL.cache є актуальними. Багато з чого робить рівень посилань CXL швидшим за PCIe - це його оптимізований стек (обробка завантаженням для процесора). Стек CXL побудований з нуля, зберігаючи низькі затримки як проектну мету.
Source: Serve the Home